PCB Via Design: Guia Completo de Tipos, Dimensionamento e Boas Práticas [2026]

Introdução: A Via — Pequeno Componente, Grande Impacto

Cada PCB multicamada depende de um elemento invisível que determina o seu sucesso ou fracasso: a via. Este pequeno furo metalizado — o Vertical Interconnect Access — é responsável por ligar camadas de cobre, transportar sinais de alta velocidade, distribuir potência e dissipar calor. Contudo, é também uma das maiores fontes de problemas quando mal dimensionado.

Segundo dados da IPC, mais de 99% das PCBs produzidas mundialmente utilizam vias plated through-hole como interconexão principal. Com o crescimento de aplicações 5G, IoT, veículos elétricos e dispositivos médicos miniaturizados, o design correto de vias tornou-se mais crítico do que nunca — impactando desde a integridade de sinal até ao custo final de fabrico.

Neste guia, cobrimos tudo o que engenheiros de design e profissionais de procurement precisam de saber: os 8 tipos de vias, regras de dimensionamento, rácio de aspeto, vias térmicas, impacto em alta velocidade, configurações HDI, custos de fabrico e as normas IPC aplicáveis.

O Que é uma Via em PCB? Anatomia e Função

Uma via é uma conexão elétrica galvanizada que atravessa uma ou mais camadas de uma placa de circuito impresso. A sua função principal é permitir o roteamento de sinais, distribuição de potência e dissipação de calor entre camadas da PCB.

Anatomia de uma Via

Cada via é composta por três elementos:

• **Barrel (cilindro)** — o tubo de cobre galvanizado que forma a parede do furo
• **Pad (almofada)** — o anel de cobre na superfície que conecta a via à pista ou componente
• **Antipad (folga)** — o espaço livre nos planos de cobre internos que evita curto-circuitos indesejados

**A Perspetiva do Hommer**: Em 18 anos de fabrico de PCBs, vejo engenheiros focarem horas no roteamento de pistas e depois usarem vias com dimensões por defeito do software EDA. É um erro caro — uma via mal dimensionada pode invalidar todo o trabalho de controlo de impedância que fez nas pistas.

Tipos de Vias em PCB: Guia Completo dos 8 Tipos

1. Via Through-Hole (PTH)

A via mais comum e económica. Atravessa todas as camadas da PCB, do topo ao fundo. Fabricada por furação mecânica com brocas de carboneto de tungsténio a velocidades de 50.000–300.000 RPM.

Vantagens: Custo base, fiabilidade comprovada, compatível com qualquer fabricante. Limitações: Ocupa espaço em todas as camadas (mesmo quando só conecta duas), cria stubs que degradam sinais acima de 3 GHz.

2. Via Cega (Blind Via)

Conecta uma camada externa a uma ou mais camadas internas sem atravessar a placa inteira. Visível apenas de um lado.

Quando usar: Designs de alta densidade onde o espaço é limitado, BGA fanout em PCBs de 6+ camadas.

3. Via Enterrada (Buried Via)

Conecta exclusivamente camadas internas entre si. Invisível de ambas as superfícies da PCB.

Quando usar: Roteamento complexo em PCBs multicamada de alta densidade, quando todas as camadas externas estão ocupadas por componentes.

4. Microvia

Via de diâmetro ≤150 µm (definição IPC-T-50), fabricada por perfuração laser (UV 355 nm ou CO2 10.6 µm). Rácio de aspeto máximo: 1:1, altura máxima: 0.25 mm.

Quando usar: HDI, BGA de pitch fino (≤0.5 mm), wearables, smartphones.

5. Via Stacked (Empilhada)

Múltiplas microvias alinhadas verticalmente, uma sobre a outra, formando uma conexão direta entre camadas não adjacentes.

Vantagens: Mínima ocupação de espaço, excelente para breakout de BGA ultra-denso. Limitações: Custo elevado, requer preenchimento de cobre em cada nível, risco de fratura por stress térmico.

6. Via Staggered (Escalonada)

Microvias deslocadas lateralmente entre níveis. Cada microvia conecta apenas duas camadas adjacentes, mas o deslocamento lateral permite transições entre camadas distantes.

Vantagens: Mais fiável que stacked (menor stress nos joints), menor custo. Limitações: Ocupa mais espaço lateral que stacked.

7. Via-in-Pad (VIP / VIPPO)

Via posicionada diretamente dentro do pad do componente, preenchida com cobre e plaqueada (Via-In-Pad Plated Over). Essencial quando o pitch do BGA é inferior a 0.5 mm e o fanout dog-bone não cabe fisicamente.

Custo adicional: ~20% sobre o preço base da PCB.

8. Via Térmica

Via projetada especificamente para condução de calor do pad térmico de um componente para camadas internas ou para o lado oposto da PCB. Tipicamente usada sob QFN, QFP e LEDs de potência.

Tabela Comparativa: Decisão por Tipo de Via

Dimensionamento de Vias: Diâmetro, Pad e Anel Anular

O dimensionamento correto de vias é um equilíbrio entre performance elétrica, fiabilidade mecânica e custo de fabrico.

Regras Fundamentais de Dimensionamento

Dimensionamento Seguro por Número de Camadas

**Dica prática**: O conselho mais frequente nos fóruns de engenharia é: "consulte 3 fabricantes e use a especificação mais conservadora dos três" — assim o seu design é portável entre fornecedores sem surpresas de custo.

Rácio de Aspeto: Regras e Limites

O rácio de aspeto é a relação entre a profundidade do furo e o diâmetro do furo. É o fator mais crítico para a fabricabilidade de vias.

Exemplo prático: Para uma PCB de 1.6 mm de espessura (standard), o rácio máximo de 10:1 implica um furo mínimo de 0.16 mm. Contudo, 0.3 mm (rácio ≈5:1) é significativamente mais fiável e não incorre em sobrecustos na maioria dos fabricantes.

Impacto no custo: Muitos fabricantes (incluindo JLCPCB) cobram extra para furos <0.3 mm com pad ≤0.4 mm. A passagem de 0.2/0.4 mm para 0.3/0.6 mm pode reduzir o custo da PCB em 30–50% sem impacto funcional na maioria dos designs.

Via-in-Pad e Tenting: Quando Usar Cada Técnica

Opções de Proteção de Vias

Via-in-Pad: A Controvérsia

A comunidade de design PCB está dividida sobre via-in-pad. Os entusiastas consideram-na essencial para designs de alta densidade. Os céticos alertam para o risco de absorção de solda (solder wicking) — quando a solda é sugada pelo furo durante o reflow, deixando juntas secas.

Consenso prático: O risco depende do diâmetro do furo. Microvias de 0.1 mm "não absorvem quantidade significativa de solda." A 0.2 mm é "geralmente OK mas arriscado." Acima de 0.3 mm, evitar via-in-pad a menos que a via esteja preenchida com cobre (VIPPO).

**A Perspetiva do Hommer**: Nos nossos projetos para clientes europeus, recomendamos via-in-pad VIPPO para qualquer BGA com pitch ≤0.65 mm ou para thermal pads de componentes que dissipem mais de 2W. O custo adicional de 20% compensa-se pela eliminação de defeitos de soldadura e pela melhoria térmica. Para protótipos manuais, via-in-pad sem preenchimento funciona — adiciona-se solda extra manualmente para compensar.

Vias Térmicas: Design para Gestão de Calor

As vias térmicas são projetadas especificamente para transportar calor do pad exposto de componentes de potência para camadas internas ou para o lado oposto da PCB.

Regras de Design para Vias Térmicas

Dados de Performance

Testes demonstram resultados significativos:

*Dados baseados em módulo LED de 5W — fonte: Wevolver*

Integridade de Sinal: Impacto das Vias em Designs de Alta Velocidade

Regras por Banda de Frequência

O impacto das vias na integridade de sinal varia dramaticamente com a frequência. A abordagem segmentada é a mais eficaz:

Abaixo de 3 GHz: Impacto mínimo. A descontinuidade de impedância de uma via standard é geralmente negligenciável. Foque-se no layout das pistas e planos de retorno.

3–30 GHz: Zona crítica. Os stubs de via (porção não utilizada em through-hole vias) funcionam como antenas, causando reflexões, perda de inserção e EMI. Soluções: backdrilling para remover stubs, ou usar vias cegas para eliminar stubs na origem.

Acima de 30 GHz: O posicionamento preciso de vias de stitching (ground) torna-se essencial. Espaçamento recomendado: ≤λ/20 do comprimento de onda. A 30 GHz, isto significa vias a cada ~0.5 mm.

Via Stitching e Fencing para EMI/EMC

Via stitching (costura) conecta planos de ground entre camadas para manter a integridade do plano de retorno. Via fencing cria uma "barreira" de vias ao redor de sinais sensíveis ou ao longo de bordas de PCB.

Teardrops nas Conexões de Vias

Uma técnica simples mas frequentemente ignorada: adicionar teardrops (formato de gota) na junção entre a pista e o pad da via. Isto melhora significativamente o rendimento de fabrico ao compensar desalinhamentos de furação, sem custo adicional. A maioria dos softwares EDA suporta teardrops automáticos — Altium, KiCad e Cadence Allegro incluem esta funcionalidade.

Backdrilling: Eliminação de Stubs para Alta Velocidade

O backdrilling é um processo de furação controlada em profundidade que remove a porção não utilizada (stub) de uma via through-hole. O stub atua como uma antena a frequências elevadas, causando reflexões e perda de sinal.

Quando o Backdrilling é Necessário?

Alternativas ao backdrilling: Vias cegas (eliminam o stub na origem, mas custam mais), microvias (para HDI).

Custo: O backdrilling adiciona tipicamente 5–15% ao custo do fabrico, significativamente menos que vias cegas (30–50%).

Configurações HDI: Microvias, Stacked e Staggered

Os designs HDI (High Density Interconnect) utilizam microvias para atingir densidades de roteamento impossíveis com vias through-hole convencionais.

Configurações de Stackup HDI

Stacked vs Staggered: Decisão

**A Perspetiva do Hommer**: Para o mercado europeu, recomendo iniciar com configuração 1+N+1 antes de considerar 2+N+2. A maioria dos projetos automotivos e industriais resolve-se com 1+N+1 — a poupança pode ser de 25–40% comparada com 2+N+2. Só avance para configurações mais complexas quando o routing realmente o exigir, não por precaução.

Design de Vias para Aplicações Específicas

Automotivo (AEC-Q100, IATF 16949)

• Vias devem resistir a **ciclagem térmica** de -40°C a +150°C
• Rácio de aspeto conservador: ≤8:1 para fiabilidade a longo prazo
• Vias térmicas obrigatórias sob controladores de motor e módulos de potência
• Preferir staggered sobre stacked para resistência à vibração
• Norma relevante: [IATF 16949](/blog/automotive-pcb-iatf-16949-requirements)

Dispositivos Médicos (IPC Classe 3, ISO 13485)

• Anel anular mínimo: **0.125 mm** (IPC Classe 3 — duplica o requisito de Classe 2)
• Espessura de galvanização mínima: **25 µm** (Classe 3) vs 20 µm (Classe 2)
• Microvias limitadas a designs onde a miniaturização é imperativa
• Requisitos de rastreabilidade do lote de fabrico
• Norma relevante: [ISO 13485](/blog/medical-device-pcb-iso-13485-guide)

5G e RF (Alta Frequência)

• Minimizar stubs de via — usar vias cegas ou backdrilling
• Manter impedância controlada: furo 0.3 mm / pad 0.6 mm requer ~1.08 mm de clearance no plano de ground para 50Ω
• Rodear cada via de sinal com ≥3 vias de ground na borda da clearance
• Evitar vias em caminhos RF críticos quando possível
• Materiais: [Rogers, PTFE](/blog/rf-pcb-materials-5g-iot-guide) para menor perda dielétrica

IoT e Wearables (Miniaturização)

• Microvias e HDI 1+N+1 são quase sempre necessários
• Via-in-pad para BGA de pitch fino em módulos wireless
• Considerar PCBs [rigid-flex](/services/flex) para reduzir conectores
• Tolerância de posicionamento apertada: ±0.025 mm

Vias em PCBs Flexíveis e Rigid-Flex

As vias em circuitos flexíveis seguem regras significativamente diferentes das PCBs rígidas tradicionais:

Regra crítica: Nunca posicione vias na zona de flexão (bend area) de uma PCB flexível. Coloque-as exclusivamente nas zonas rígidas ou nas áreas que não dobram. Vias na zona de flexão fraturam rapidamente sob stress mecânico cíclico.

Para designs rigid-flex, as vias devem estar nas secções rígidas. Use microvias nas transições rigid-flex com reforço de pad aumentado.

Fabrico de Vias: Processo, Custos e DFM

Processo de Fabrico

Análise de Custos por Tipo de Via

Defeitos Comuns de Fabrico

Erros Comuns no Design de Vias (e Como Evitar)

1. **Usar dimensões por defeito do EDA sem verificar** — Os valores default do KiCad ou Altium podem não corresponder às capacidades do seu fabricante. Descarregue os ficheiros de regras (.DRU) do fabricante.

1. **Exceder o rácio de aspeto** — Especialmente em PCBs espessas (>2.0 mm). Verifique sempre: espessura da placa ÷ diâmetro do furo ≤ 10.

1. **Ignorar vias de retorno para sinais de alta velocidade** — Cada via de sinal necessita de vias de ground adjacentes para manter a continuidade do plano de retorno. A regra: pelo menos 2 vias de ground por cada via de sinal diferencial.

1. **Rotear pistas sobre planos divididos (split planes)** — Quando uma pista muda de camada via uma via, o caminho de retorno deve existir no plano adjacente. Se o plano está dividido, o sinal de retorno percorre um caminho longo, causando [EMI](/blog/pcb-certifications-ul-ce-rohs-european-market).

1. **Vias térmicas insuficientes** — Componentes como QFN e MOSFET necessitam de vias térmicas no pad exposto. Sem elas, a resistência térmica pode triplicar.

1. **Via-in-pad sem preenchimento em componentes SMD** — Resulta em absorção de solda, juntas secas e tombstoning. Especifique VIPPO ou evite via-in-pad.

1. **Dimensões não-standard de furação** — Use incrementos de 0.1 mm (0.3, 0.4, 0.5 mm). Dimensões não-standard podem incorrer em sobrecustos por broca dedicada.

Normas IPC e Regulamentação

Normas Principais para Design de Vias

Requisitos por Classe IPC

Para o mercado europeu, a conformidade RoHS e REACH é obrigatória — o que implica processos de soldadura sem chumbo (lead-free) que submetem as vias a temperaturas de reflow mais elevadas (~260°C vs ~230°C com chumbo), exigindo maior fiabilidade nas juntas galvanizadas.

Ferramentas EDA: Configuração de Regras para Vias

Regras Recomendadas por Software

Conselho prático: Comece com valores conservadores e aperte apenas quando o roteamento o exigir. Cada aperto de regra aproxima-o dos limites do fabricante e aumenta a probabilidade de rejeição DRC ou custos adicionais.

Os softwares EDA modernos — Altium Designer, KiCad e Cadence Allegro — permitem definir múltiplas classes de vias com regras diferentes para sinais de alta velocidade vs potência vs sinais gerais.

Checklist DFM para Design de Vias

Antes de submeter o seu design para fabrico, verifique cada item:

• Rácio de aspeto ≤ limite do fabricante (confirme diretamente)
• Anel anular ≥ mínimo da Classe IPC aplicável
• Vias térmicas dimensionadas e posicionadas sob componentes de potência
• Via-in-pad especificada como VIPPO quando necessário
• Teardrops ativados nas conexões via-pista
• Vias de stitching/ground junto a vias de sinal de alta velocidade
• Sem vias na zona de flexão de PCBs flexíveis
• Dimensões de furo em incrementos de 0.1 mm
• Drill list (lista de furação) verificada e documentada
• Clearances de antipad verificados nos planos internos

Referências e Fontes

1. IPC Standards — [IPC-2221, IPC-6012, IPC-2152](https://www.ipc.org/) — International Electronics Manufacturing Standards
2. Wevolver — [PCB Via: Essential Guide to Vertical Interconnect Access](https://www.wevolver.com/article/pcb-via) — Dados de performance de vias térmicas
3. NW Engineering — [Guide to Vias in High-Speed PCB Design](https://www.nwengineeringllc.com/article/guide-to-vias-in-high-speed-pcb-design.php) — Análise por banda de frequência
4. Sierra Circuits — [PCB Via Design](https://www.protoexpress.com/kb/pcb-via-design/) — Tabelas de tolerâncias de fabrico

Próximos Passos

O design correto de vias não é opcional — é a diferença entre uma PCB que funciona no laboratório e uma que funciona em produção durante 10 anos. Desde o dimensionamento básico até à integridade de sinal em alta velocidade, cada decisão de via impacta o custo, a fiabilidade e o desempenho do produto final.

Se precisa de consultoria sobre o design de vias para o seu próximo projeto, ou se procura um fabricante com capacidade HDI e microvias, contacte a nossa equipa técnica para uma análise DFM gratuita e orçamento personalizado.