Passos da Fabricação de PCB: Processo Completo Explicado para Engenheiros

Um Lote de 500 PCBs Rejeitado por Falha de Via: O Que Correu Mal?

Num projeto de um controlador industrial, um lote de 500 PCBs multicamada de 8 camadas foi rejeitado após a montagem devido a falhas intermitentes de comunicação SPI. Os testes de emissão conduzida mostraram picos de ruído a 40 MHz, e a inspeção com microscópio de raios-X revelou vias com revestimento de cobre incompleto (voids) em 12% das amostras. A análise de falhas apontou para um problema no processo de plating eletrolítico: o tempo de imersão foi reduzido em 15% para aumentar a produtividade, resultando em espessuras de cobre abaixo do mínimo de 20 µm exigido pela IPC-6012 Classe 2. A resistência da via subiu de 2 mΩ para 8 mΩ, causando queda de tensão e degradação do sinal. O retrabalho custou 18.000€ e atrasou a produção em 5 semanas.

Este caso ilustra uma realidade: a fabricação de PCB não é uma caixa preta. Cada etapa do processo tem parâmetros críticos que, se mal controlados, comprometem a funcionalidade e a fiabilidade. Este artigo desmonta os 15 passos técnicos da fabricação de PCB, com foco em tolerâncias, riscos comuns e conformidade com padrões IPC. O objetivo é capacitar engenheiros de hardware, NPI e compras técnicas a especificar, validar e auditar processos de fabricação com precisão.

Etapa 1: Geração e Verificação de Dados Gerber (RS-274X)

Antes da produção física, o design é convertido em dados Gerber (formato RS-274X) e ficheiros NC-Drill. Estes ficheiros definem as camadas de cobre, furos, máscara de solda e serigrafia. A verificação DFM (Design for Manufacturability) é realizada com ferramentas como Valor ou CAM350, validando:

• Espaçamento mínimo entre trilhas: ≥6 mil (0,15 mm) para produção standard
• Diâmetro mínimo de furo: ≥0,3 mm para perfuração mecânica
• Margem de cobre para bordas: ≥0,2 mm
• Tolerância de alinhamento entre camadas: ≤0,075 mm

**"Em RF e alta velocidade, o erro mais caro não é perder 2 dias no layout; é aceitar uma impedância de ±15% quando o canal foi calculado para ±10% ou melhor. A geometria e o stackup têm de nascer juntos."** — Hommer Zhao, Founder & CEO, WIRINGO

Erros comuns incluem ficheiros Gerber mal exportados (e.g., camadas invertidas) ou faltando ficheiros de furo. A conformidade com IPC-2581 ou ODB++ reduz riscos, mas RS-274X permanece o padrão mais utilizado.

Etapa 2: Corte do Laminado (Panelização)

O laminado FR-4 (ou outro material) é cortado em painéis de tamanho padrão (e.g., 18"x24" ou 500x600 mm) usando serras de precisão. A espessura do laminado varia de 0,2 mm a 3,2 mm, com tolerância típica de ±10%. Para multicamada, as folhas internas (inner layers) são pré-fabricadas com trilhas de cobre.

Tabela 1: Espessuras Comuns de Laminado e Tolerâncias

Fonte: IPC-4101D, Secção 3.4

Etapa 3: Aplicação de Película Sensitive à Luz (Photoresist)

Uma película fotossensível é laminada sobre o cobre. Existem dois tipos:

• **Dry Film**: Usado para trilhas >100 µm, espessura típica de 30–50 µm
• **Liquid Photoresist (LPI)**: Para HDI e trilhas finas (<75 µm), aplicado por rolo ou spray

A adesão é crítica: bolhas ou partículas contaminantes podem causar shorts ou opens.

Etapa 4: Exposição à Luz UV (Photolithography)

A película é exposta à luz UV através de uma fotolito (film tool) que contém o padrão do circuito. A luz polimeriza as áreas expostas (positive resist). Sistemas de exposição com laser direto (Direct Imaging, DI) eliminam a necessidade de fotolitos físicos, com precisão de alinhamento de ±15 µm.

Etapa 5: Desenvolvimento (Development)

O painel é imerso numa solução alcalina (e.g., Na2CO3 1%) que remove a película não exposta, revelando o cobre que será atacado na etapa seguinte. O tempo e temperatura são críticos: sub-desenvolvimento deixa resíduos; sobre-desenvolvimento ataca áreas úteis.

Etapa 6: Ataque Químico (Etching)

O cobre exposto é removido com solução de cloreto férrico (FeCl3) ou peróxido de amónia (NH4OH). O processo é isotrópico: ataca lateralmente, causando undercut de ~10–15% da espessura do cobre. Para trilhas finas (<100 µm), o undercut pode causar variações de impedância.

Tabela 2: Parâmetros de Ataque e Efeito no Undercut

Fonte: IPC-6012D, Anexo B

Etapa 7: Stripping (Remoção da Película)

A película restante (agora protegendo as trilhas) é removida com solução de NaOH, deixando apenas o cobre final. Resíduos podem interferir com a adesão da máscara de solda.

Etapa 8: Perfuração de Furos (Drilling)

Furos são feitos com brocas de carbureto de tungsténio (diâmetros ≥0,3 mm) ou laser CO2/UV (para microvias <0,15 mm). A velocidade de rotação (30.000–150.000 RPM) e a penetração são otimizadas para minimizar o desgaste da broca e o risco de delaminação.

• Furos mecânicos: diâmetro mínimo 0,2 mm, com precisão de ±0,05 mm
• Furos a laser: diâmetro 0,075–0,15 mm, precisão ±0,025 mm

**"Blindagem eficaz não é só adicionar malha. Para reduzir EMI de forma repetível, procuro sempre terminação 360°, controlo de retorno e separação consistente entre agressor e vítima ao longo de todo o percurso."** — Hommer Zhao, Founder & CEO, WIRINGO

Etapa 9: Revestimento Eletrolítico (Plating)

Este é um dos passos mais críticos para fiabilidade. O processo tem duas fases:

1. **Eletroless Copper**: Deposição inicial de 0,5–1 µm de cobre em furos não condutores
2. **Plating Eletrolítico**: Adição de 20–35 µm de cobre com corrente DC, garantindo conexão entre camadas

A espessura mínima do revestimento do furo (hole wall) é de 20 µm (IPC-6012 Classe 2). Temperatura, pH e densidade de corrente são monitorizados em tempo real.

Etapa 10: Formação de Vias e Acabamento de Camadas Internas

Para multicamada, as camadas internas são alinhadas e laminadas sob calor (180°C) e pressão (300 psi). O preenchimento de vias cegas ou enterradas pode usar cobre eletrolítico ou resina condutiva. A delaminação é um defeito comum se a limpeza ou a pressão forem inadequadas.

Etapa 11: Aplicação de Máscara de Solda (Solder Mask)

Uma tinta epóxi é aplicada por rolo ou spray e exposta/curada com UV. Define áreas para soldadura e protege contra curtos. Tolerância típica de alinhamento: ±0,1 mm. A cobertura de furos (tenting) é usada para vias não expostas.

Etapa 12: Acabamento Superficial e Marcação

O acabamento protege os pads de oxidação e garante boa molhabilidade de solda. Opções comuns:

• **HASL (Hot Air Solder Leveling)**: ±0,3 µm de espessura, pode causar unevenness
• **ENIG (Electroless Nickel Immersion Gold)**: Ni 3–6 µm, Au 0,05–0,1 µm, planicidade ±0,1 µm
• **OSP (Organic Solderability Preservative)**: Camada fina (0,2–0,4 µm), vida útil limitada

A serigrafia (legend) é aplicada com tinta epóxi branca para identificação.

Etapa 13: Corte e Separação (Depaneling)

O painel é cortado em placas individuais usando:

• **V-Score**: Para placas retangulares, profundidade de 1/3 da espessura
• **Tab Routing**: Para formas irregulares, com pontes de 3–5 mm
• **Laser ou Router CNC**: Para alta precisão

Etapa 14: Teste Elétrico (Flying Probe ou Bed-of-Nails)

Verifica continuidade (opens) e isolamento (shorts) em todos os nets. O flying probe é usado para baixo volume (<1000 unidades), com precisão de 0,1 mm. O bed-of-nails exige um fixture personalizado, mas testa em segundos.

• Sensibilidade: 10 mΩ para opens, 100 kΩ para shorts
• Tensão de teste: 10–500 VDC, conforme isolamento

Etapa 15: Inspeção Final e Embalagem

Inspeção visual (automatizada ou manual) conforme IPC-A-610. Raio-X para vias enterradas. Medição de espessura de cobre, planicidade e impedância (se aplicável). Embalagem em sacos antiestáticos com indicadores de humidade.

Erros Comuns na Fabricação de PCB

1. **Especificação incorreta de acabamento superficial**: HASL em BGAs finos pitch causa solda insuficiente ou bridging
2. **Falta de via stitching para planos de terra**: Aumenta EMI e reduz integridade de sinal
3. **Margens de furo insuficientes (annular ring)**: <0,1 mm causa abertura de via durante o plating
4. **Uso de furos mecânicos <0,2 mm**: Alta taxa de quebra de broca e furos não platinados
5. **Não especificar tolerância de impedância**: ±10% é insuficiente para links de 5+ Gbps; exigir ±5%

Checklist de Validação de Fabricação de PCB

1. [ ] Verificar ficheiros Gerber com ferramenta DFM (e.g., Valor, CAM350)
2. [ ] Confirmar espessura de cobre e tolerância com o fabricante
3. [ ] Especificar acabamento superficial adequado (ENIG para <0,5 mm pitch)
4. [ ] Definir tolerância de impedância (±5% para alta velocidade)
5. [ ] Exigir relatório de plating (espessura mínima de 20 µm em furos)
6. [ ] Validar método de teste elétrico (flying probe ou bed-of-nails)
7. [ ] Solicitar amostras de raio-X para vias multicamada
8. [ ] Confirmar embalagem ESD e certificação IPC-6012

**"Sempre que o projeto entra em 5G, LVDS ou coaxial crítico, peço validação por cupão ou medição real. Um relatório de processo sem número objetivo, como perda de inserção ou impedância dentro de ±10%, não fecha engenharia séria."** — Hommer Zhao, Founder & CEO, WIRINGO

Referências

Se o seu projeto tiver canais críticos, vale a pena rever materiais RF, PCB HDI e testes funcionais antes de congelar stackup e critérios de aceitação.

• [IPC-6012D: Qualification and Performance Specification for Rigid Printed Boards](https://en.wikipedia.org/wiki/IPC_%28electronics%29)
• IPC-2221B: Generic Standard on Printed Board Design
• FR-4 Material Properties – Isola Group Datasheet
• [ENIG vs HASL – DfR Solutions Technical Paper](https://www.dfrsolutions.com/hot-topics/enig-vs-hasl)
• PCB Plating Process – NASA EEE-INST-002

FAQ

Como devo especificar Passos da Fabricação de PCB: Processo Completo Explicado para Engenheiros? Defina stackup, material dielétrico, largura de pista, via strategy e alvo de impedância. Em projetos de alta velocidade, ±10% é o mínimo habitual; em canais mais exigentes, muitos OEMs pedem ±5%.

Quando devo validar impedância com cupões? Sempre que o canal seja crítico para BER, perdas ou temporização. O ideal é medir por lote ou por arranque de produção e ligar o resultado ao painel fabricado.

Blindagem resolve EMI por si só? Não. Sem terminação 360°, retorno controlado e transições corretas, a blindagem perde eficácia. Em muitos casos, a geometria e o grounding valem mais do que apenas adicionar malha metálica.

Que materiais são mais comuns em RF e alta velocidade? FR-4 serve muitos projetos até frequências moderadas, mas Rogers, PTFE ou híbridos entram quando a perda dielétrica e a estabilidade de Dk passam a ser críticas acima de alguns GHz.

Como reduzir risco antes da produção série? Peça DFM, coupon plan, medição objetiva de impedância e verificação de perdas quando aplicável. Se o fornecedor só promete “controlo RF” sem números, a especificação ainda está incompleta.